| 
     1 /* SPDX-License-Identifier: GPL-2.0 */
    2 /*
    3  * This header provides constants for binding nvidia,tegra*-gpio.
    4  *
    5  * The first cell in Tegra's GPIO specifier is the GPIO ID. The macros below
    6  * provide names for this.
    7  *
    8  * The second cell contains standard flag values specified in gpio.h.
    9  */
   10 
   11 #ifndef _DT_BINDINGS_GPIO_TEGRA_GPIO_H
   12 #define _DT_BINDINGS_GPIO_TEGRA_GPIO_H
   13 
   14 #include <dt-bindings/gpio/gpio.h>
   15 
   16 #define TEGRA_GPIO_PORT_A 0
   17 #define TEGRA_GPIO_PORT_B 1
   18 #define TEGRA_GPIO_PORT_C 2
   19 #define TEGRA_GPIO_PORT_D 3
   20 #define TEGRA_GPIO_PORT_E 4
   21 #define TEGRA_GPIO_PORT_F 5
   22 #define TEGRA_GPIO_PORT_G 6
   23 #define TEGRA_GPIO_PORT_H 7
   24 #define TEGRA_GPIO_PORT_I 8
   25 #define TEGRA_GPIO_PORT_J 9
   26 #define TEGRA_GPIO_PORT_K 10
   27 #define TEGRA_GPIO_PORT_L 11
   28 #define TEGRA_GPIO_PORT_M 12
   29 #define TEGRA_GPIO_PORT_N 13
   30 #define TEGRA_GPIO_PORT_O 14
   31 #define TEGRA_GPIO_PORT_P 15
   32 #define TEGRA_GPIO_PORT_Q 16
   33 #define TEGRA_GPIO_PORT_R 17
   34 #define TEGRA_GPIO_PORT_S 18
   35 #define TEGRA_GPIO_PORT_T 19
   36 #define TEGRA_GPIO_PORT_U 20
   37 #define TEGRA_GPIO_PORT_V 21
   38 #define TEGRA_GPIO_PORT_W 22
   39 #define TEGRA_GPIO_PORT_X 23
   40 #define TEGRA_GPIO_PORT_Y 24
   41 #define TEGRA_GPIO_PORT_Z 25
   42 #define TEGRA_GPIO_PORT_AA 26
   43 #define TEGRA_GPIO_PORT_BB 27
   44 #define TEGRA_GPIO_PORT_CC 28
   45 #define TEGRA_GPIO_PORT_DD 29
   46 #define TEGRA_GPIO_PORT_EE 30
   47 #define TEGRA_GPIO_PORT_FF 31
   48 
   49 #define TEGRA_GPIO(port, offset) \
   50         ((TEGRA_GPIO_PORT_##port * 8) + offset)
   51 
   52 #endif
Cache object: 65c448caabfb71327ea2833e131cc56d 
 
 |